Page 19 - circuitos Digitales
P. 19

Robinson Jiménez Moreno  |  Javier Eduardo Martínez Baquero  |  César Augusto Romero Molano



                      Para la realización de un decodificador de 2 a 4 se debe recurrir a la teoría
                  de circuitos digitales, donde las entradas definen el comportamiento de las
                  salidas, activando un bit cada vez que se efectúa un cambio de estado en la
                  variable de entrada, lo cual se especifica en la tabla 1-2.

                  Tabla 1-2. Tabla de verdad de decodificador 2 a 4
                         Entradas                          Salidas
                      decodificador                    decodificación
                      G0          G1         Y0         Y1          Y2         Y3
                       0          0           1          0          0           0
                       0          1           0          1          0           0
                       1          0           0          0          1           0
                       1          1           0          0          0           1
                  Fuente: los autores


                      Después  de  realizar  la  conversión  de  booleano  a  circuitos  lógicos,  se
                  procede a diseñar el circuito que cumpla con las características especificadas
                  en  la  tabla  1-2,  lo  que  da  como  resultado  el  circuito  ilustrado  en  la  figura
                  1-4. Dado que es un ejemplo del uso del software, no se hace énfasis en la
                  obtención del circuito lógico.

                  Figura 1-4. Circuito resultante del decodificador 2 a 4
                                 G0
                                                                    Y0
                                   0
                                                                     1
                                 G1
                                   0
                                                                    Y1
                                                                     0


                                                                    Y2
                                                                     0


                                                                    Y3
                                                                     0

                  Fuente: pantallazo del software ISE 14.7 de Xilinx





                                                  [  17  ]
   14   15   16   17   18   19   20   21   22   23   24